eCPRI 인텔 FPGA IP
eCPRI 인텔® FPGA IP 릴리스 노트
인텔® FPGA IP 버전(XYZ) 번호는 각 인텔 Quartus® 프라임 소프트웨어 버전에 따라 변경될 수 있습니다. 변경 사항:
- X는 IP의 주요 개정을 나타냅니다. Intel Quartus Prime 소프트웨어를 업데이트하는 경우 IP를 재생성해야 합니다.
- Y는 IP에 새로운 기능이 포함되어 있음을 나타냅니다. 이러한 새로운 기능을 포함하도록 IP를 재생성하십시오.
- Z는 IP에 사소한 변경이 포함되어 있음을 나타냅니다. 이러한 변경 사항을 포함하려면 IP를 재생성하십시오.
- 인텔 FPGA IP 코어 소개
- eCPRI Intel FPGA IP 사용자 가이드
- eCPRI Intel FPGA IP 디자인 Example 사용자 가이드
eCPRI 인텔 FPGA IP v2.0.1
표 1. v2.0.1 2022.11.15
| 인텔 Quatus 프라임 버전 | 설명 | 영향 |
|
22.3 |
다음 Intel Agilex™ 장치 등급 및 속도 등급에 대한 지원이 추가되었습니다.
• 장치 등급: 산업용 • 속도 등급: -3 |
— |
eCPRI 인텔 FPGA IP v2.0.0
표 2. v2.0.0 2022.08.26
| 인텔 Quatus 프라임 버전 | 설명 | 영향 |
|
22.2 |
O-RAN 제어, 사용자 및 동기화 평면 사양 2(ORAN-WG7.01.CUS.4-v0), 섹션 07.01 서비스 품질을 기반으로 하는 L5.3 CoS 우선 순위 패킷 중재 체계에 대한 지원이 추가되었습니다. |
— |
| O-RAN 제어, 사용자 및 동기화 평면 사양을 기반으로 하는 데이터 흐름 식별 메커니즘에 대한 지원이 추가되었습니다.
7.01(ORAN-WG4.CUS.0-v07.01), 섹션 5.4 데이터 흐름 식별. |
— |
|
| 새 신호 추가: | — |
| 인텔 Quatus 프라임 버전 | 설명 | 영향 |
| • tx_queue__fifo_full | ||
| • ext_source_pkt_type | ||
| • ext_tx_ingress_timestamp_96b_data | ||
| • ptp_tx_ingress_timestamp_96b_data | ||
| 새로운 IP 매개변수가 추가되었습니다. | ||
| • 기본 VLAN ID | ||
| • 데이터 흐름 매칭 메커니즘 | ||
| • 패킷 중재 체계 | ||
| • TX 패킷 기본 우선순위 | ||
| • TX 중재 대기열 0 깊이 | ||
| • TX 중재 대기열 1 깊이 | — | |
| • TX 중재 대기열 2 깊이 | ||
| • TX 중재 대기열 3 깊이 | ||
| • TX 중재 대기열 4 깊이 | ||
| • TX 중재 대기열 5 깊이 | ||
| • TX 중재 대기열 6 깊이 | ||
| • TX 중재 대기열 7 깊이 |
eCPRI 인텔 FPGA IP v1.4.1
표 3. v1.4.1 2022.07.01
| 인텔 Quatus 프라임 버전 | 설명 | 영향 |
|
22.1 |
하드웨어 디자인 ex 추가ampIntel Agilex F-타일 장치 변형에 대한 파일 지원. 디자인 전ample는 다음 개발 키트를 지원합니다.
• Intel Agilex I-시리즈 FPGA 개발 키트 • Intel Agilex I-시리즈 트랜시버-SoC 개발 키트 |
— |
| QuestaSim* 시뮬레이터에 대한 지원이 추가되었습니다. | — | |
| ModelSim* SE 시뮬레이터에 대한 지원이 제거되었습니다. | — | |
|
21.3 |
IP-XACT 지원이 추가되었습니다. | — |
| 해결된 문제: 장치의 타일 목록을 감지할 수 없습니다. | 잘못된 타일 선택이 없습니다. |
eCPRI 인텔 FPGA IP v1.4.0
표 4. v1.4.0 2021.10.01
| 인텔 Quatus 프라임 버전 | 설명 | 영향 |
|
21.2 |
Intel Agilex F-tile 장치에 대한 지원이 추가되었습니다. | — |
| 다중 채널 디자인에 대한 지원이 추가되었습니다. | — | |
| NCSim* 시뮬레이터에 대한 지원이 제거되었습니다. | — | |
| 해결된 문제: 스트리밍 활성화할 때 옵션을 사용할 수 없었습니다. ORAN과 페어링 IP 매개변수 편집기의 옵션입니다. | 활성화하거나 비활성화할 수 있습니다. 스트리밍 옵션 ORAN과 페어링 매개변수가 활성화되었습니다. |
eCPRI 인텔 FPGA IP v1.3.0
표 5. v1.3.0 2021.02.26
| 인텔 Quatus 프라임 버전 | 설명 | 영향 |
|
20.4 |
Intel Agilex E-tile 장치에 대한 지원이 추가되었습니다. | — |
| 표준 기능으로 1588 PTP 지문(8비트 너비)에 대한 지원이 추가되었습니다. | 4비트 PTP 지문 너비와는 이전 버전과 호환되지 않습니다. |
eCPRI 인텔 FPGA IP v1.2.0
표 6. v1.2.0 2021.01.08
| 인텔 Quatus 프라임 버전 | 설명 | 영향 |
|
20.3 |
IWF(연동 함수) 유형 0에 대한 지원이 추가되었습니다. | eCPRI 노드를 하나의 CPRI 노드와 연결할 수 있습니다. |
| eCPRI Intel FPGA IP와 O-RAN Intel FPGA IP의 페어링을 지원합니다. |
— |
|
| 다음과 같은 새로운 IWF 관련 매개변수가 추가되었습니다.
• 연동 기능(IWF) 지원 • 연동 기능(IWF) 유형 • 연동 기능(IWF) CPRI 수 |
이러한 매개변수를 사용하면 IWF 기능에 대해 eCPRI IP를 활성화할 수 있습니다. |
|
| 다음 IWF 관련 인터페이스가 추가되었습니다.
• IWF 유형 0 eCPRI 소스 인터페이스 • IWF 유형 0 eCPRI 싱크 인터페이스 • IWF 유형 0 CPRI MAC 인터페이스 메모: 참조하다 eCPRI Intel FPGA IP 사용자 가이드 이러한 인터페이스와 관련된 신호에 대한 자세한 내용은 |
— |
|
| 다음 클럭 신호가 추가되었습니다.
• iwf_gmii_rxclk[N] • iwf_gmii_txclk[N] • gmii_rxclk[N] • gmii_txclk[N] |
— |
|
| 다음 재설정 신호를 추가했습니다.
• iwf_rst_tx_n • iwf_rst_rx_n • rst_tx_n_sync • rst_rx_n_sync • iwf_gmii_rxreset_n[N] • iwf_gmii_txreset_n[N] • gmii_rxreset_n[N] • gmii_txreset_n[N] |
— |
|
| eCPRI IP 디자인 examp이제 Intel Arria® 10 장치용 파일을 사용할 수 있습니다. |
— |
eCPRI 인텔 FPGA IP v1.1.0
표 7. v1.1.0 2020.05.18
| 인텔 Quatus 프라임 버전 | 설명 | 영향 |
|
20.1 |
Intel Arria 10 장치에 대한 지원이 추가되었습니다. | — |
| IP는 Intel Stratix® 10 및 Intel Arria 10 장치에 대해 10G 데이터 속도를 지원합니다. | — | |
| 다음과 같은 새 매개변수가 추가되었습니다.
• 스트리밍 • ORAN과 페어링 • 단방향 지연 측정 타이머 비트폭 • 원격 메모리 액세스 타이머 비트 폭 • 원격 재설정 타이머 비트 폭 |
— |
eCPRI 인텔 FPGA IP v1.0.0
표 8. v1.0.0 2020.04.13
| 인텔 Quatus 프라임 버전 | 설명 | 영향 |
| 19.4 | 최초 출시. | — |
eCPRI Intel FPGA IP 사용자 가이드 아카이브
이 사용 설명서의 최신 및 이전 버전은 eCPRI Intel FPGA IP 사용 설명서 HTML 버전을 참조하십시오. 버전을 선택하고 다운로드를 클릭합니다. IP 또는 소프트웨어 버전이 나열되지 않은 경우 이전 IP 또는 소프트웨어 버전의 사용 설명서가 적용됩니다.
eCPRI Intel FPGA IP 디자인 Examp사용자 가이드 아카이브
이 사용 설명서의 최신 및 이전 버전은 eCPRI Intel FPGA IP Design Ex를 참조하십시오.ample 사용 설명서 HTML 버전. 버전을 선택하고 다운로드를 클릭합니다. IP 또는 소프트웨어 버전이 나열되지 않은 경우 이전 IP 또는 소프트웨어 버전의 사용 설명서가 적용됩니다.
인텔코퍼레이션.
판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. 인텔은 인텔의 표준 보증에 따라 FPGA 및 반도체 제품의 성능을 현재 사양으로 보증하지만 언제든지 통지 없이 제품 및 서비스를 변경할 수 있는 권한을 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 응용 프로그램 또는 사용으로 인해 발생하는 책임을 지지 않습니다. 인텔 고객은 게시된 정보에 의존하기 전에 그리고 제품이나 서비스를 주문하기 전에 장치 사양의 최신 버전을 확인하는 것이 좋습니다.
다른 이름과 브랜드는 다른 사람의 재산이라고 주장될 수 있습니다.
문서 / 리소스
 |
인텔 eCPRI 인텔 FPGA IP [PDF 파일] 사용자 매뉴얼 eCPRI 인텔 FPGA IP, eCPRI 인텔, FPGA IP |
