인텔 Nios V 프로세서 FPGA IP

Nios® V 프로세서 인텔® FPGA IP 릴리스 노트

인텔® FPGA IP 버전(XYZ) 번호는 각 인텔 Quartus® 프라임 소프트웨어 버전에 따라 변경될 수 있습니다. 변경 사항:

• X는 IP의 주요 개정을 나타냅니다. Intel Quartus Prime 소프트웨어를 업데이트하는 경우 IP를 재생성해야 합니다.
• Y는 IP에 새로운 기능이 포함되어 있음을 나타냅니다. 이러한 새로운 기능을 포함하도록 IP를 재생성하십시오.
• Z는 IP에 사소한 변경이 포함되어 있음을 나타냅니다. 이러한 변경 사항을 포함하려면 IP를 재생성하십시오.

관련 정보

• Nios V 프로세서 참조 설명서
  Nios V 프로세서 성능 벤치마크, 프로세서 아키텍처, 프로그래밍 모델 및 핵심 구현에 대한 정보를 제공합니다(Intel Quartus Prime Pro Edition 사용자 가이드).
• Nios II 및 임베디드 IP 릴리스 노트
• Nios V 임베디드 프로세서 설계 핸드북
  도구를 가장 효과적으로 사용하는 방법을 설명하고 설계 스타일을 권장하며 Nios® V 프로세서 및 Intel 제공 도구를 사용하여 임베디드 시스템을 개발, 디버깅 및 최적화하기 위한 방법을 설명합니다(Intel Quartus Prime Pro Edition 사용자 가이드).
• Nios® V 프로세서 소프트웨어 개발자 핸드북
  Nios® V 프로세서 소프트웨어 개발 환경, 사용 가능한 도구, Nios® V 프로세서에서 실행할 소프트웨어를 구축하는 프로세스(Intel Quartus Prime Pro Edition 사용자 가이드)에 대해 설명합니다.

Nios® V/m 프로세서 Intel FPGA IP(Intel Quartus Prime Pro Edition) 출시 정보

Nios® V/m 프로세서 인텔 FPGA IP v22.4.0

표 1. v22.4.0 2022.12.19

인텔 Quatus 프라임 버전	설명	영향
22.4	Nios® V 프로세서 ex 마이그레이션amp인텔 FPGA 디자인 스토어에 파일 디자인. Nios V/m 프로세서에서 Zephyr RTOS를 활성화했습니다.	–

Nios V/m 프로세서 인텔 FPGA IP v22.3.0

표 2. v22.3.0 2022.09.26

인텔 Quatus 프라임 버전	설명	영향
22.3	향상된 프리페치 논리. 다음 성능 및 벤치마크 수치를 업데이트했습니다. — FMAX - 영역 — 드라이스톤 — 코어 마크  _hw에서 예외 오프셋 및 예외 에이전트 매개변수를 제거합니다. tcl. 메모: BSP 생성에만 영향을 미쳤습니다. RTL 또는 회로에 영향을 미치지 않습니다. 변경된 디버그 재설정: — ndm_reset_in 포트 추가 — dbg_reset의 이름이 dbg_reset_out으로 변경되었습니다.	–

Nios V/m 프로세서 인텔 FPGA IP v21.3.0

표 3. v21.3.0 2022.06.21

인텔 Quatus 프라임 버전	설명	영향
22.2	재설정 요청 인터페이스 추가 래치 인터페이스를 유발하는 미사용 신호 제거 수정된 디버그 재설정 문제: — 디버그 모듈이 재설정되지 않도록 ndmreset의 라우팅을 업데이트했습니다.	–

Nios V/m 프로세서 인텔 FPGA IP v21.2.0

표 4. v21.2.0 2022.04.04

인텔 Quatus 프라임 버전	설명	영향
22.1	새로운 디자인 추가ampNios V/m 프로세서 Intel FPGA IP 코어 매개변수 편집기의 파일: — UC/TCP-IP IPerf Examp르 디자인 — UC/TCP-IP 단순 소켓 서버 Examp르 디자인	–
	버그 수정: — MARCHID, MIMPID 및 MVENDORID CSR에 대한 신뢰할 수 없는 액세스를 유발하는 문제를 해결했습니다. — 디버거를 통해 코어를 재설정할 수 있도록 디버그 모듈에서 재설정 기능을 활성화했습니다. — 트리거에 대한 지원을 활성화했습니다. Nios V 프로세서 코어는 1개의 트리거를 지원합니다. — 보고된 합성 경고 및 린트 문제를 해결했습니다. — 반환 벡터를 손상시킨 디버그 ROM의 문제를 해결했습니다. — 디버그 모듈에서 GPR 31에 액세스하지 못하는 문제를 수정했습니다.	–

Nios V/m 프로세서 인텔 FPGA IP v21.1.1

표 5. v21.1.1 2021.12.13

인텔 Quatus 프라임 버전	설명	영향
21.4	버그 수정: — 트리거 레지스터에 액세스할 수 있지만 트리거가 지원되지 않는 문제가 수정되었습니다.	트리거 레지스터에 액세스할 때 잘못된 명령어 예외가 표시됩니다.
	새로운 디자인 Ex 추가ampNios V/m 프로세서 Intel FPGA IP 코어 매개변수 편집기의 파일. — GSFI 부트로더 Examp르 디자인 — SDM 부트로더 Examp르 디자인	–

Nios V/m 프로세서 인텔 FPGA IP v21.1.0

표 6. v21.1.0 2021.10.04

인텔 Quatus 프라임 버전	설명	영향
21.3	최초 릴리스	–

Nios V/m 프로세서 Intel FPGA IP(Intel Quartus Prime Standard Edition) 출시 정보

Nios V/m 프로세서 인텔 FPGA IP v1.0.0

표 7. v1.0.0 2022.10.31

인텔 Quatus 프라임 버전	설명	영향
22.1 일	최초 출시.	–

아카이브

인텔 Quatus 프라임 프로 에디션

Nios V 프로세서 참조 매뉴얼 아카이브

이 사용 설명서의 최신 및 이전 버전은 다음을 참조하십시오. Nios® V 프로세서 레퍼런스 수동. IP 또는 소프트웨어 버전이 나열되지 않은 경우 이전 IP 또는 소프트웨어 버전의 사용 설명서가 적용됩니다.
IP 버전은 v19.1까지의 Intel Quartus Prime Design Suite 소프트웨어 버전과 동일합니다. Intel Quartus Prime Design Suite 소프트웨어 버전 19.2 이상부터 IP 코어에 새로운 IP 버전 체계가 적용됩니다.

Nios V 임베디드 프로세서 설계 핸드북 아카이브

이 사용 설명서의 최신 및 이전 버전은 다음을 참조하십시오. Nios® V 임베디드 프로세서 설계 핸드북. IP 또는 소프트웨어 버전이 나열되지 않은 경우 이전 IP 또는 소프트웨어 버전의 사용 설명서가 적용됩니다.

IP 버전은 v19.1까지의 Intel Quartus Prime Design Suite 소프트웨어 버전과 동일합니다. Intel Quartus Prime Design Suite 소프트웨어 버전 19.2 이상부터 IP 코어에 새로운 IP 버전 체계가 적용됩니다.

Nios V 프로세서 소프트웨어 개발자 핸드북 아카이브

이 사용 설명서의 최신 및 이전 버전은 다음을 참조하십시오. Nios® V 프로세서 소프트웨어 개발자 핸드북. IP 또는 소프트웨어 버전이 나열되지 않은 경우 이전 IP 또는 소프트웨어 버전의 사용 설명서가 적용됩니다.

IP 버전은 v19.1까지의 Intel Quartus Prime Design Suite 소프트웨어 버전과 동일합니다. Intel Quartus Prime Design Suite 소프트웨어 버전 19.2 이상부터 IP 코어에 새로운 IP 버전 체계가 적용됩니다.

인텔 Quatus 프라임 표준 에디션

Intel Quartus Prime Standard Edition용 Nios V 프로세서에 대한 정보는 다음 사용 설명서를 참조하십시오.

관련 정보

• Nios® V 임베디드 프로세서 설계 핸드북
  도구를 가장 효과적으로 사용하는 방법을 설명하고 설계 스타일을 권장하며 Nios® V 프로세서 및 Intel 제공 도구를 사용하여 임베디드 시스템을 개발, 디버깅 및 최적화하기 위한 방법을 설명합니다(Intel Quartus Prime Standard Edition 사용자 가이드).
• Nios® V 프로세서 참조 설명서
  Nios V 프로세서 성능 벤치마크, 프로세서 아키텍처, 프로그래밍 모델 및 핵심 구현에 대한 정보를 제공합니다(Intel Quartus Prime Standard Edition 사용자 가이드).
• Nios® V 프로세서 소프트웨어 개발자 핸드북
  Nios® V 프로세서 소프트웨어 개발 환경, 사용 가능한 도구 및 Nios® V 프로세서에서 실행할 소프트웨어를 구축하는 프로세스에 대해 설명합니다(인텔 Quartus Prime Standard Edition 사용자 가이드).

인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. Intel은 Intel의 표준 보증에 따라 FPGA 및 반도체 제품의 성능을 현재 사양으로 보증하지만 언제든지 통지 없이 제품 및 서비스를 변경할 수 있는 권한을 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 응용 프로그램 또는 사용으로 인해 발생하는 책임을 지지 않습니다. 인텔 고객은 게시된 정보에 의존하기 전에 그리고 제품이나 서비스를 주문하기 전에 장치 사양의 최신 버전을 확인하는 것이 좋습니다.
*다른 이름과 브랜드는 다른 사람의 재산이라고 주장될 수 있습니다.

온라인 버전
피드백 보내기

고객 지원

문서 / 리소스

인텔 Nios V 프로세서 FPGA IP [PDF 파일] 사용자 가이드 Nios V 프로세서 FPGA IP, 프로세서 FPGA IP, FPGA IP

참고문헌

• 사용자 설명서