Microsemi UG0649 디스플레이 컨트롤러
Microsemi는 여기에 포함된 정보 또는 특정 목적에 대한 제품 및 서비스의 적합성에 대해 어떠한 보증, 표현 또는 보장도 하지 않으며, Microsemi는 제품 또는 회로의 적용 또는 사용으로 인해 발생하는 어떠한 책임도 지지 않습니다. 본 계약에 따라 판매되는 제품 및 Microsemi에서 판매하는 기타 모든 제품은 제한된 테스트를 거쳤으며 미션 크리티컬 장비 또는 애플리케이션과 함께 사용해서는 안 됩니다. 모든 성능 사양은 신뢰할 수 있는 것으로 여겨지지만 검증되지 않았으며 구매자는 최종 제품과 함께 또는 최종 제품에 설치된 제품의 모든 성능 및 기타 테스트를 단독으로 수행하고 완료해야 합니다. 구매자는 Microsemi에서 제공하는 데이터 및 성능 사양 또는 매개변수에 의존해서는 안 됩니다. 모든 제품의 적합성을 독립적으로 결정하고 동일한 제품을 테스트 및 확인하는 것은 구매자의 책임입니다. 본 계약에 따라 Microsemi가 제공하는 정보는 모든 결함과 함께 "있는 그대로, 있는 그대로" 제공되며 이러한 정보와 관련된 모든 위험은 전적으로 구매자에게 있습니다. Microsemi는 명시적이든 묵시적이든 해당 정보 자체 또는 해당 정보에 설명된 모든 것과 관련하여 특허권, 라이선스 또는 기타 IP 권리를 당사자에게 부여하지 않습니다. 이 문서에 제공된 정보는 Microsemi의 소유이며 Microsemi는 이 문서의 정보나 제품 및 서비스를 사전 통지 없이 언제든지 변경할 수 있는 권리를 보유합니다.
마이크로세미 소개
Microchip Technology Inc.(Nasdaq: MCHP)의 전액 출자 자회사인 Microsemi는 항공우주 및 방위, 통신, 데이터 센터 및 산업 시장을 위한 포괄적인 반도체 및 시스템 솔루션 포트폴리오를 제공합니다. 제품에는 고성능 및 방사선 강화 아날로그 혼합 신호 집적 회로, FPGA, SoC 및 ASIC이 포함됩니다. 전원 관리 제품; 시간에 대한 세계 표준을 설정하는 타이밍 및 동기화 장치 및 정확한 시간 솔루션; 음성 처리 장치; RF 솔루션; 개별 구성 요소; 엔터프라이즈 스토리지 및 통신 솔루션, 보안 기술 및 확장 가능한 Anti-tamp어 제품; 이더넷 솔루션; PoE(Power-over-Ethernet) IC 및 미드스팬 맞춤형 디자인 기능과 서비스를 제공합니다. 자세히 알아보기 www.microsemi.com.
개정 내역
개정 기록은 문서에 구현된 변경 사항을 설명합니다. 변경 사항은 현재 발행물부터 시작하여 개정판별로 나열됩니다.
개정판 7.0
다음은 이 문서의 개정판 7.0에서 변경된 사항을 요약한 것입니다.
- 업데이트된 구성 매개변수, 5페이지 섹션.
- 업데이트된 리소스 사용률, 8페이지 섹션.
- 업데이트된 디스플레이 컨트롤러 테스트벤치 파형. 12페이지 그림 7를 참조하십시오.
개정판 6.0
다음은 이 문서의 개정판 6.0에서 변경된 사항을 요약한 것입니다.
- 소개, 2페이지 섹션을 업데이트했습니다.
- 디스플레이 컨트롤러의 블록 다이어그램 및 타이밍 다이어그램을 업데이트했습니다.
- 디스플레이 컨트롤러의 입력 및 출력, 구성 매개변수 및 리소스 사용률 보고서와 같은 업데이트된 테이블입니다.
- 테스트벤치 구성 매개변수 및 테스트벤치 섹션의 일부 그림을 업데이트했습니다.
개정판 5.0
다음은 이 문서의 개정판 5.0에서 변경된 사항을 요약한 것입니다.
- 업데이트된 리소스 사용률, 8페이지 섹션.
개정판 4.0
다음은 이 문서의 개정판 4.0에서 변경된 사항을 요약한 것입니다.
- 업데이트된 Testbench 시뮬레이션, 6페이지 섹션.
개정판 3.0
다음은 이 문서의 개정판 3.0에서 변경된 사항을 요약한 것입니다.
- ddr_rd_video_resolution 입력 신호로 섹션 하드웨어 구현, 3페이지를 업데이트했습니다.
- 디스플레이 제어 해상도를 4096 × 2160으로 업데이트했습니다. 자세한 내용은 입력 및 출력, 4페이지를 참조하십시오.
- Testbench 시뮬레이션, 6페이지 섹션을 추가했습니다.
개정판 2.0
g_DEPTH_OF_VIDEO_PIXEL_FROM_DDR 신호로 표 2, 5페이지를 업데이트했습니다. 자세한 내용은 5페이지의 구성 매개변수를 참조하십시오(SAR 76065).
개정판 1.0
개정판 1.0은 이 문서의 첫 번째 출판물이었습니다.
소개
디스플레이 컨트롤러는 디스플레이 해상도에 따라 디스플레이 동기화 신호를 생성합니다. 수평 및 수직 동기 신호, 수평 및 수직 활성 신호, 프레임 종료 및 데이터 활성화 신호를 생성합니다. 입력 비디오 데이터도 이러한 동기화 신호와 동기화됩니다. 비디오 데이터와 함께 동기화 신호는 디스플레이 모니터와 인터페이스하는 DVI, HDMI 또는 VGA 카드에 공급될 수 있습니다.
다음 그림은 동기화 신호 파형을 보여줍니다.
그림 1 • 동기화 신호 파형
하드웨어 구현
다음 그림은 디스플레이 컨트롤러 블록 다이어그램을 보여줍니다.
그림 2 • 디스플레이 컨트롤러 블록 다이어그램
디스플레이 컨트롤러에는 다음과 같은 두 개의 하위 모듈이 있습니다.
신호 발생기 1
하나의 수평 카운터와 하나의 수직 카운터가 있습니다. 수평 카운터는 ENABLE_I 신호가 높아지는 즉시 카운트를 시작하고 총 수평 카운트(수평 해상도 + 수평 프론트 포치 + 수평 백 포치 + 수평 동기화 폭)에 도달할 때마다 XNUMX으로 재설정됩니다. 수직 카운터는 첫 번째 수평 라인이 끝난 후 카운트를 시작하고 총 수직 카운트(수직 해상도 + 수직 프론트 포치 + 수직 백 포치 + 수직 동기화 너비)에 도달하면 XNUMX으로 재설정됩니다.
DATA_TRIGGER_O 신호는 수평 및 수직 카운터 값을 기반으로 신호 생성기1에서 생성됩니다.
신호 발생기 2
또한 하나의 수평 카운터와 하나의 수직 카운터가 있습니다. 수평 카운터는 EXT_SYNC_SIGNAL_I가 높아지면 카운트를 시작하고 총 수평 카운트(수평 해상도 + 수평 프론트 포치 + 수평 백 포치 + 수평 동기화 폭)에 도달할 때마다 2으로 재설정됩니다. 수직 카운터는 수평 카운터가 처음으로 전체 수평 카운트에 도달하면 카운트를 시작합니다. 수직 카운터는 총 수직 카운트(수직 해상도 + 수직 전면 현관 + 수직 후면 현관 + 수직 동기화 폭)에 도달하면 XNUMX으로 재설정됩니다. H_SYNC_O, V_SYNC_O, H_ACTIVE_O, V_ACTIVE_O 및 DATA_ENABLE_O 신호는 수평 및 수직 카운터 값을 기반으로 신호 생성기XNUMX에서 생성됩니다.
입력 및 출력
포트
다음 표에는 입력 및 출력 포트에 대한 설명이 나열되어 있습니다. 표 1 • 디스플레이 컨트롤러의 입력 및 출력
| 신호 이름 | 방향 | 너비 | 설명 |
| RESETN_I | 입력 | 1비트 | 액티브 로우 비동기 리셋 신호 설계 |
| SYS_CLK_I | 입력 | 1비트 | 시스템 시계 |
| 활성화_I | 입력 | 1비트 | 디스플레이 컨트롤러 활성화 |
| ENABLE_EXT_SYNC_I | 입력 | 1비트 | 외부 동기화 활성화 |
| EXT_SYNC_SIGNAL_I | 입력 | 1비트 | 외부 동기 참조 신호. 중간 블록에서 발생하는 지연을 보상하는 데 사용됩니다. 타이밍 특성은 선택한 비디오 해상도(G_VIDEO_FORMAT를 사용하여 설정)와 일치해야 합니다. |
| H_SYNC_O | 산출 | 1비트 | 활성 수평 동기 펄스 |
| V_SYNC_O | 산출 | 1비트 | 활성 수직 동기 펄스 |
| H_ACTIVE_O | 산출 | 1비트 | 수평 활성 비디오 기간 |
| V_ACTIVE_O | 산출 | 1비트 | 세로 활성 비디오 기간 |
| DATA_TRIGGER_O | 산출 | 1비트 | 데이터 트리거. DDR 읽기 작업을 트리거하는 데 사용됩니다. |
| FRAME_END_O | 산출 | 1비트 | 모든 프레임이 종료된 후 한 클럭 동안 높음 |
| DATA_ENABLE_O | 산출 | 1비트 | HDMI용 데이터 활성화 |
| H_RES_O | 산출 | 16비트 | 수평 해상도 |
구성 매개변수
다음 표에는 애플리케이션 요구 사항에 따라 달라질 수 있는 디스플레이 컨트롤러의 하드웨어 구현에 사용되는 일반 구성 매개변수에 대한 설명이 나열되어 있습니다.
타이밍 다이어그램
테스트벤치 시뮬레이션
디스플레이 컨트롤러의 기능을 확인하기 위한 테스트벤치가 제공됩니다. 다음 표에는 구성할 수 있는 매개변수가 나열되어 있습니다.
다음 단계에서는 테스트벤치를 사용하여 코어를 시뮬레이션하는 방법을 설명합니다.
- Libero SoC Design Flow 창에서 Create Design을 확장하고 Create SmartDesign Testbench를 두 번 클릭하거나 Create SmartDesign Testbench를 마우스 오른쪽 버튼으로 클릭하고 Run을 클릭하여 SmartDesign 테스트벤치를 생성합니다. 다음 그림을 참조하십시오.
- 다음 그림과 같이 Create New SmartDesign Testbench 대화 상자에 새 SmartDesign 테스트벤치의 이름을 입력하고 OK를 클릭합니다.
SmartDesign 테스트 벤치가 생성되고 Design Flow 창 오른쪽에 캔버스가 나타납니다. - Libero SoC 카탈로그(View > Windows > 카탈로그) 다음 그림과 같이 Solutions-Video를 확장하고 Display Controller 코어를 SmartDesign 테스트벤치 캔버스로 끌어다 놓습니다.
- 모든 포트를 선택하고 마우스 오른쪽 버튼을 클릭한 다음 다음 그림과 같이 Promote to Top Level을 선택합니다.
- 다음 그림과 같이 SmartDesign 도구 모음에서 구성 요소 생성을 클릭합니다.
- Stimulus Hierarchy 탭에서 display_controller_test(display_controller_tb.vhd) testbench를 마우스 오른쪽 버튼으로 클릭합니다.
ModelSim 도구가 테스트 벤치와 함께 나타납니다. file 다음 그림과 같이 로드됩니다.
DO의 런타임 제한으로 인해 시뮬레이션이 중단된 경우 file, run -all 명령을 사용하여 시뮬레이션을 완료합니다. 시뮬레이션이 완료된 후 테스트 벤치 출력 이미지 file 시뮬레이션 폴더(View > Files > 시뮬레이션). 테스트벤치 매개변수 업데이트에 대한 자세한 내용은 3페이지 표 6을 참조하십시오.
자원 활용
디스플레이 컨트롤러는 SmartFusion2 및 IGLOO2 시스템 온 칩(SoC) FPGA(M2S150T-1FC1152 패키지) 및 PolarFire FPGA(MPF300TS – 1FCG1152E 패키지)에서 구현됩니다. 다음 표는 G_VIDEO_FORMAT = 1920×1080 및 G_PIXELS_PER_CLK = 1일 때 FPGA가 사용하는 리소스를 나열합니다.
| 의지 | 용법 |
| DFF | 79 |
| 4LUT | 150 |
| LSRAM | 0 |
| 수학 | 0 |
| 의지 | 용법 |
| DFF | 79 |
| 4LUT | 149 |
| RAM1Kx18 | 0 |
| RAM64x18 | 0 |
| 맥 | 0 |
마이크로세미 본사
하나의 기업, Aliso Viejo, CA 92656 USA
미국 내: +1 800-713-4113 미국 외 지역: +1 949-380-6100 판매: +1 949-380-6136
팩스 : +1 949-215-4996
이메일: sales.support@microsemi.com www.microsemi.com
2019 Microsemi, Microchip Technology Inc.의 전액 출자 자회사. 판권 소유. Microsemi 및 Microsemi 로고는 Microsemi Corporation의 등록 상표입니다. 기타 모든 상표 및 서비스 마크는 해당 소유자의 재산입니다.
문서 / 리소스
 |
Microsemi UG0649 디스플레이 컨트롤러 [PDF 파일] 사용자 가이드 UG0649 디스플레이 컨트롤러, UG0649, 디스플레이 컨트롤러, 컨트롤러 |
