메모리 구성이 없는 Microsemi SmartFusion2 FIFO 컨트롤러 사용 설명서

소개
메모리가 없는 FIFO 컨트롤러는 FIFO 컨트롤러 로직만 생성합니다. 이 코어는 2포트 대형 SRAM 또는 마이크로 SRAM과 함께 사용하도록 설계되었습니다. 메모리가 없는 FIFO 컨트롤러는 RAM 블록의 깊이 및 너비 계단식과 무관합니다. 메모리가 없는 FIFO 컨트롤러에는 비어 있음/전체 플래그가 있는 단일 RAM 위치 세분성이 있습니다. 가시성과 유용성을 높이기 위해 더 많은 선택적 상태 포트를 지원합니다. 이러한 선택적 포트는 아래 섹션에 자세히 설명되어 있습니다. 이 문서에서는 메모리 인스턴스 없이 FIFO 컨트롤러를 구성하고 신호 연결 방법을 정의하는 방법을 설명합니다.

1 기능

깊이/너비 쓰기 및 깊이/너비 읽기

각 포트의 깊이 범위는 1-99999입니다. 각 포트의 너비 범위는 1-999입니다. 두 포트는 모든 깊이와 너비에 대해 독립적으로 구성될 수 있습니다. (쓰기 깊이 * 쓰기 폭)은 (읽기 깊이 * 읽기 폭)과 같아야 합니다.

단일 클록(CLK) 또는 독립 쓰기 및 읽기 클록(WCLOCK, RCLOCK)

메모리가 없는 FIFO 컨트롤러는 듀얼 또는 단일 클록 설계를 제공합니다. 듀얼 클록 설계는 독립적인 읽기 및 쓰기 클록 도메인을 허용합니다. 읽기 도메인의 작업은 읽기 클록에 동기화되고, 쓰기 도메인의 작업은 쓰기 클록에 동기화됩니다. 단일 시계 옵션을 선택하면 훨씬 더 간단하고, 더 작고, 더 빠른 디자인이 가능해집니다. 메모리가 없는 FIFO 컨트롤러의 기본 구성은 동일한 클록으로 WCLOCK 및 RCLOCK을 구동하는 단일 클록(CLK)입니다. 독립 클록(쓰기 및 읽기에 대해 각각 하나씩)을 구동하려면 단일 클록 확인란을 선택 취소합니다. 클록 극성 – 위쪽 또는 아래쪽 화살표를 클릭하여 쓰기 및 읽기 클록의 활성 에지를 변경합니다. 단일 시계를 사용하는 경우 CLK만 선택할 수 있습니다. 독립 클록을 사용하는 경우 WCLOCK과 RCLOCK의 극성을 모두 선택할 수 있습니다.

쓰기 활성화(WE)

WE는 쓰기 데이터가 클럭 에지에서 RAM의 쓰기 주소(MEMWADDR)에 기록되는 시기를 제어합니다. WE 극성 - 위쪽 또는 아래쪽 화살표를 클릭하여 WE 신호의 활성 에지를 변경합니다.

읽기 활성화(RE)

RE를 어설션하면 읽기 주소(MEMRADDR) 위치의 RAM 데이터가 읽혀집니다. RE 극성 - 위쪽 또는 아래쪽 화살표를 클릭하여 RE 신호의 활성 에지를 변경합니다.

FIFO가 가득 찼을 때 쓰기 허용

FIFO가 가득 차도 쓰기를 계속할 수 있도록 하려면 이 확인란을 선택합니다. 기존 FIFO 값을 덮어쓰게 됩니다.

FIFO가 비어 있을 때 읽기 허용

FIFO가 비어 있을 때 계속해서 읽을 수 있도록 하려면 이 확인란을 선택합니다.

비동기식 재설정(RESET)

액티브 로우 RESET 신호를 활성화하면 메모리 없이 FIFO 컨트롤러가 재설정됩니다. RESET 극성 - 위쪽 또는 아래쪽 화살표를 클릭하여 RESET 신호의 활성 에지를 변경합니다.

메모리가 없는 FIFO 컨트롤러에서 플래그 생성

메모리가 없는 FIFO 컨트롤러의 플래그는 다음과 같이 생성됩니다.

• 가득 참, 비어 있음, 거의 가득 참 및 거의 비어 있음 플래그는 이 모듈의 등록된 출력입니다.
• 거의 가득 참 및 거의 비어 있음 플래그는 선택적 포트입니다. 임계값을 정적으로 또는 동적으로 설정할 수 있습니다.
  - 임계값에 대한 정적 값을 설정하려면: AFVAL 또는 AEVAL 포트 옆에 있는 확인란을 선택 취소합니다. 이렇게 하면 포트가 비활성화되고 AFULL/AEMPTY 포트 옆에 있는 텍스트 제어 상자가 활성화됩니다. 이 필드에 원하는 정적 임계값을 입력하십시오.
  – 임계값에 대한 동적 값을 설정하려면 AFVAL 또는 AEVAL 포트 옆에 있는 확인란을 선택합니다. 이렇게 하면 하나 또는 두 버스 모두에서 코어 생성이 활성화됩니다. 그런 다음 원하는 임계값을 동적으로 입력할 수 있습니다.
• Full 플래그는 FIFO를 채우는 데이터가 기록되는 것과 동일한 클럭에 표시됩니다.
• 빈 플래그는 FIFO에서 마지막 데이터를 읽는 것과 동일한 클럭에 표시됩니다.
• 거의 가득 참 플래그는 임계값에 도달한 동일한 클럭에 표시됩니다.
• 거의 비어 있음 플래그는 임계값에 도달한 동일한 클록에 표시됩니다. 예를 들어amp즉, 거의 비어 있는 임계값인 10을 지정하면 FIFO에 10개의 요소가 포함되도록 하는 동일한 읽기 클럭에 플래그가 어설션됩니다.

2 FIFO 컨트롤러의 면적 및 속도

FIFO 컨트롤러의 크기와 작동 주파수는 활성화된 구성 및 옵션 기능에 따라 다릅니다. 참고:

• 단일 시계 디자인은 더 작고 빠릅니다. 이는 싱크로나이저와 그레이 인코더/디코더가 필요하지 않기 때문입니다.
• 2의 거듭제곱이 아닌 포트 깊이는 더 크고 느린 설계를 생성합니다. 그 이유는 2의 거듭제곱 깊이에 대해 논리 최적화가 발생하기 때문입니다. 따라서 66 x 8 FIFO가 필요한 경우 더 유리할 수 있습니다.tag면적 및/또는 속도가 중요할 경우 FIFO 깊이를 64 또는 128로 선택하는 것이 좋습니다.

3 타이밍 다이어그램

쓰기 작업

WE 신호가 발생하는 쓰기 작업 중에 FIFO는 DATA 버스의 값을 메모리에 저장합니다. WACK 신호는 FIFO에서 성공적인 쓰기 작업이 발생할 때마다 발생합니다. FIFO가 가득 차면 더 이상 데이터를 쓸 수 없음을 나타내는 FULL 플래그가 표시됩니다. AFULL 플래그는 FIFO의 요소 수가 임계값과 같을 때 발생합니다. FIFO가 가득 찬 상태에서 쓰기 작업을 시도하면 다음 클록 사이클에 OVERFLOW 신호가 발생하여 오류가 발생했음을 나타냅니다. OVERFLOW 신호는 실패한 각 쓰기 작업에 대해 발생합니다. 처럼amp깊이 구성이 4이고 거의 전체 값이 3으로 설정되었으며 클럭 에지가 상승하는 FIFO의 타이밍 다이어그램이 그림 3-1에 나와 있습니다.

읽기 조작

읽기 작업 중에 RE 신호가 어설션되면 FIFO는 메모리에서 Q 버스로 데이터 값을 읽습니다. 데이터는 RE가 선언된 후 두 클록 사이클 후에 클라이언트에서 사용할 수 있으며, 이 데이터는 다음 RE가 선언될 때까지 버스에 유지됩니다. DVDD 신호는 데이터를 사용할 수 있는 것과 동일한 클록 사이클에서 발생합니다. 따라서 클라이언트 로직은 유효한 데이터를 표시하기 위해 DVDD 신호를 모니터링할 수 있습니다. 그러나 DVDD는 첫 번째 클록 사이클에서만 새 데이터를 사용할 수 있다고 주장하지만 실제 데이터는 여전히 데이터 버스에 있을 수 있습니다. FIFO가 비어 있으면 EMPTY 플래그가 표시되어 더 이상 데이터 요소를 읽을 수 없음을 나타냅니다. AEMPTY 플래그는 FIFO의 요소 수가 설정된 임계값과 같을 때 발생합니다. FIFO가 비어 있는 동안 읽기 작업이 시도되면 오류가 발생했음을 나타내는 다음 클록 사이클에 UNDERFLOW 신호가 발생합니다. UNDERFLOW 신호는 실패한 각 읽기 작업에 대해 표시됩니다.

처럼amp깊이 구성이 4이고 거의 비어 있는 값이 1로 설정되었으며 클럭 에지가 상승하는 FIFO의 타이밍 다이어그램이 그림 3-2에 나와 있습니다.

가변 종횡비를 사용한 작업

가변 측면 너비를 갖는 FIFO는 쓰기 및 읽기 측면에 대해 서로 다른 깊이와 너비 구성을 갖습니다. 이 유형의 FIFO를 사용할 때 몇 가지 특별한 고려 사항이 있습니다.

데이터 순서 - 쓰기 측이 읽기 측보다 너비가 작습니다. FIFO는 메모리의 가장 중요한 부분에 쓰기를 시작합니다. (아래 타이밍 다이어그램 참조)

• 데이터 순서 – 쓰기 측은 읽기 측보다 너비가 더 큽니다. 즉, FIFO는 메모리의 가장 중요한 부분부터 읽기 시작합니다. 즉, 쓰기 측의 첫 번째 단어가 0xABCD인 경우 FIFO에서 읽은 단어는 0xCD 다음에 0xAB가 됩니다.
• 전체 플래그 생성 – 쓰기 관점에서 전체 단어를 쓸 수 없을 때 FULL이 어설션됩니다. FULL은 쓰기 종횡비에서 전체 워드를 쓸 수 있는 FIFO에 충분한 공간이 있는 경우에만 어설션이 해제됩니다. (그림 3-3의 타이밍 다이어그램 참조)
• 빈 플래그 생성 – EMPTY는 읽기 화면 비율의 전체 단어를 읽을 수 있는 경우에만 어설션 해제됩니다. FIFO에 읽기 화면비의 전체 ​​단어가 포함되어 있지 않으면 EMPTY가 표시됩니다(그림 3-3의 타이밍 다이어그램 참조).
• 상태 플래그 생성의 의미는 읽기 측에서 즉시 표시되지 않을 수 있는 부분 단어가 FIFO에 있을 수 있다는 것입니다. 예를 들어amp즉, 쓰기 쪽이 읽기 쪽보다 너비가 작은 경우를 고려해보세요. 쓰기측은 1워드를 쓰고 종료합니다. 이러한 유형의 시나리오에서 FIFO를 사용하는 애플리케이션은 부분 데이터 단어가 나타내는 것이 무엇인지 고려해야 합니다.
• 부분 데이터 워드를 다운스트림으로 처리할 수 없는 경우 전체 워드에 도달할 때까지 FIFO에서 해당 워드를 가져오는 것은 의미가 없습니다. 그러나 부분 단어가 유효한 것으로 간주되고 '불완전' 상태에서 다운스트림으로 처리될 수 있는 경우 이 조건을 처리하기 위해 다른 유형의 메커니즘을 설계해야 합니다.
  그림 3-3은 쓰기 쪽이 x4 너비로 구성되고 읽기 쪽이 x8 너비로 구성된 조건을 보여줍니다.

4 포트 설명

표 4-1에는 생성된 매크로에서 메모리 신호가 없는 FIFO 컨트롤러가 나열되어 있습니다.

제품 지원

Microsemi SoC 제품 그룹은 고객 서비스, 고객 기술 지원 센터, web사이트, 전자 메일 및 전세계 판매 사무소. 이 부록에는 Microsemi SoC 제품 그룹에 연락하고 이러한 지원 서비스를 사용하는 방법에 대한 정보가 포함되어 있습니다.

고객 서비스

제품 가격, 제품 업그레이드, 업데이트 정보, 주문 상태 및 승인과 같은 비기술적 제품 지원에 대해서는 고객 서비스에 문의하십시오.
북미 지역에서는 800.262.1060으로 전화하세요. 나머지 지역에서는 650.318.4460으로 전화하세요. 팩스, 세계 어디에서나 408.643.6913으로 전화하세요.

고객기술지원센터

Microsemi SoC 제품 그룹은 Microsemi SoC 제품에 대한 하드웨어, 소프트웨어 및 설계 질문에 답변할 수 있는 고도로 숙련된 엔지니어로 구성된 고객 기술 지원 센터 직원입니다. 고객 기술 지원 센터는 애플리케이션 노트, 일반적인 설계 주기 질문에 대한 답변, 알려진 문제에 대한 문서 및 다양한 FAQ를 작성하는 데 많은 시간을 할애합니다. 따라서 저희에게 연락하기 전에 온라인 리소스를 방문하십시오. 귀하의 질문에 이미 답변했을 가능성이 큽니다.

기술 지원

고객 지원 방문 web사이트 (www.microsemi.com/soc/support/search/default.aspx) 자세한 정보 및 지원을 받으십시오. 검색 가능한 많은 답변 web 리소스에는 다이어그램, 그림 및 다른 리소스에 대한 링크가 포함됩니다. web대지.

Web대지

다음 SoC 홈페이지에서 다양한 기술 및 비기술 정보를 찾아볼 수 있습니다. www.microsemi.com/soc.

고객 기술 지원 센터에 문의하기

고도로 숙련된 엔지니어가 기술 지원 센터에 상주합니다. 기술 지원 센터는 이메일 또는 Microsemi SoC 제품 그룹을 통해 연락할 수 있습니다. web대지.

이메일
기술적인 질문을 이메일 주소로 전달하고 이메일, 팩스 또는 전화로 답변을 받을 수 있습니다. 또한 디자인 문제가 있는 경우 디자인을 이메일로 보낼 수 있습니다. files 도움을 받을 수 있습니다. 우리는 하루 종일 이메일 계정을 지속적으로 모니터링합니다. 요청을 보내실 때 귀하의 요청을 효율적으로 처리하기 위해 귀하의 이름, 회사 이름 및 연락처 정보를 반드시 포함하십시오. 기술 지원 이메일 주소는 soc_tech@microsemi.com.

내 사례
Microsemi SoC 제품 그룹 고객은 내 사례로 이동하여 온라인으로 기술 사례를 제출하고 추적할 수 있습니다.

미국 외 지역
미국 시간대 이외의 지역에서 지원이 필요한 고객은 이메일(soc_tech@microsemi.com) 또는 현지 영업소에 문의하십시오. 판매 사무소 목록은 다음에서 찾을 수 있습니다. www.microsemi.com/soc/company/contact/default.aspx.

ITAR 기술 지원

ITAR(International Traffic in Arms Regulations)에 의해 규제되는 RH 및 RT FPGA에 대한 기술 지원은 다음을 통해 문의하십시오. soc_tech_itar@microsemi.com. 또는 My Cases의 ITAR 드롭다운 목록에서 Yes를 선택합니다. ITAR 규제 Microsemi FPGA의 전체 목록을 보려면 ITAR를 방문하십시오. web 페이지.

Microsemi Corporate Headquarters One Enterprise, Aliso Viejo CA 92656 USA 미국 내: +1 949-380-6100 판매: +1 949-380-6136 팩스 : +1 949-215-4996

Microsemi Corporation(NASDAQ: MSCC)은 항공우주, 방위 및 보안을 위한 포괄적인 반도체 솔루션 포트폴리오를 제공합니다. 기업 및 통신; 산업 및 대체 에너지 시장. 제품에는 고성능, 고신뢰성 아날로그 및 RF 장치, 혼합 신호 및 RF 집적 회로, 맞춤형 SoC, FPGA 및 전체 하위 시스템이 포함됩니다. Microsemi는 캘리포니아주 앨리소 비에호(Aliso Viejo)에 본사를 두고 있습니다. 자세한 내용은 다음에서 확인하세요. www.microsemi.com.

© 2012 마이크로세미 코퍼레이션. 판권 소유. Microsemi 및 Microsemi 로고는 Microsemi Corporation의 상표입니다. 기타 모든 상표 및 서비스 마크는 해당 소유자의 자산입니다.

문서 / 리소스

메모리 구성이 없는 Microsemi SmartFusion2 FIFO 컨트롤러 [PDF 파일] 사용자 가이드 SmartFusion2 메모리 구성이 없는 FIFO 컨트롤러, SmartFusion2, 메모리 구성이 없는 FIFO 컨트롤러, 메모리 구성

참고문헌

• 사용자 설명서